FPGA

Subcategories

antonblanchard/microwatt を動かした

OpenPOWER ISA を実装した antonblanchard/microwatt を動かした話。

ただ、Python のライブラリの依存関係がうまく解消できなかったので、OS にインストール済みの Python 関係のパッケージを一旦全部削除、という乱暴なことをしているので、この手順の実用性はいまいちかもしれない。

2019/Oct/28 追記：この点については Pipenv を使えばいいらしい。

あと、本来は bit ファイルのロードも自動でされるはずが、仮想マシンで行っているためか、デバイスが検出できなかったため途中でとまる。手動でロードすれば動作する。

Continue reading

Xilinx の Vivado を起動しようとすると Microsoft の Visual C++ のランタイムライブラリをインストールしろと言われる問題

今回は 2017.1 をインストールした時に発生。 インストーラは「C:\Xilinx\Vivado\2017.1\tps\win64\xvcredist.exe を実行しろ」というようなメッセージを残していた。 実行すると Visual C++ 2017 Redistributable のインストールがされようとするものの、エラー番号 0x80070666 でセットアップが失敗する。 恐らく、別途 Visual C++ をインストールしているせい。 ひとまず回避したいときは、C:\Xilinx\Vivado\2017.1\bin\loader.bat を編集する。 xvcredist.exe  […]

Continue reading

メタステーブル

FPGA で、Stratix II や Virtex-II くらいの時代、「非同期信号の取り込みでのメタステーブルは、フリップフロップ2個通せば防げる」って話をどこかで聞いたか読んだかしたんだけれど、これは最近のデバイスや速いクロックの回路でもまだ通用するのかな。 「2個」については、経験則だったような気もするし、何か具体的に数字を挙げて説明されていたような気もするけれど、元ネタが思い出せない。

FPGArduino をさわってみる（１）

幸い Xilinx Spartan 3A/3AN Starter Kit を自由に使える環境があるので、まずはバイナリで動かしてみた。 シリアルポートが、まだ USB-UART が無くて、D-SUB 9pin の PS/2 側を使わないといけなかったのはハマったけれど、とりあえず動いた。 けど f32c\rtl\proj\xilinx\s3a_700_bram\s3a_700_bram.xise をそのまま ISE 14.7 で通そうとしてもエラーになる。 ERROR:HDLParsers:3375 - "f32c/rtl/generic/bram.vhd" Line  […]

Continue reading

Xilinx の FPGA の cross clock の制約設定

調査中。 こことか http://forums.xilinx.com/t5/General-Technical-Discussion/False-Timing-Paths-using-FIFO-to-cross-clock-domains/td-p/220259 そこからのリンクでこことか。 http://forums.xilinx.com/t5/Virtex-Family-FPGAs/Virtex-5-metastability-protection/m-p/196834#M12512 UG612 がどうにもうまく理解できてないので。

FPGA

あまり輝かしい未来は思いつかないなあ。 通信系では相変わらず強いと思う。 演算ユニットとしては正直つらいと思う。 単純な FFT ならもう何世代も前の GPU の時に追い越されているし。 動作クロックもせいぜい 300MHz 、メモリも多チャンネル化は厳しいから、GPU 相手だと厳しい。 （メモリについては演算ユニット数を考えると比較の仕方も変わってくるけれど） ［2013/4/10追記: もちろんパイプラインで動作するとはいえ FPGA が 300MHz 1クロックで処理できる内容に GPU が 1GHz  […]

Continue reading

Page top