FPGA で、Stratix II や Virtex-II くらいの時代、「非同期信号の取り込みでのメタステーブルは、フリップフロップ2個通せば防げる」って話をどこかで聞いたか読んだかしたんだけれど、これは最近のデバイスや速いクロックの回路でもまだ通用するのかな。

「2個」については、経験則だったような気もするし、何か具体的に数字を挙げて説明されていたような気もするけれど、元ネタが思い出せない。